| 000 | 01636cam a2200397 4500 | ||
|---|---|---|---|
| 999 |
_c53369 _d53369 |
||
| 001 | 53369 | ||
| 003 | ES-MaUEC | ||
| 005 | 20230102110150.0 | ||
| 008 | 001103s2004 sp w 00010 spa s | ||
| 017 | _aM.46095-2003 | ||
| 020 | _a8478975950 | ||
| 035 | _aSirsi) i9788478975952 | ||
| 040 | _aES-MaUEC | ||
| 050 | 4 |
_aTK7885.7 _b.P37 2004 |
|
| 100 | 1 |
_aPardo Carpio, Fernando _912975 _0comprobar BNE19997843002 |
|
| 245 | 1 | 0 |
_aVHDL lenguaje para síntesis y modelado de circuitos _cFernando Pardo Carpio, José A. Boluda Grau |
| 260 |
_aMadrid _bRA-MA _ccop. 2004 |
||
| 300 |
_a251 páginas _c24 cm _e1 CD-ROM |
||
| 336 |
_aTexto (visual) _btxt _2rdacontent |
||
| 337 |
_asin mediación _bn _2rdamedia |
||
| 338 |
_avolumen _bnc _2rdacarrier |
||
| 504 | _aBibliografía | ||
| 504 | _aÍndice | ||
| 650 | 7 |
_aVHDL (Lenguaje de descripción del soporte físico) _2embne _0comprobar BNE20022597553 _9160754 |
|
| 650 | 7 |
_aCircuitos integrados digitales _xDiseño _2embne _9333319 _0comprobar BNE20022619435 |
|
| 700 | 1 |
_aBoluda Grau, José A. _912980 _0comprobar BNE19997843114 |
|
| 901 | _ai8478975950 | ||
| 907 |
_a.b10613997 _b10-11-17 _c06-01-12 |
||
| 942 |
_2lcc _cM1S |
||
| 945 |
_aTK7885.7 .P37 _b2004 _cLIBRO _g1 _i9300790312 _j0 _lmcg _nSTAFF. 61876 _o- _pEUR15.14 _q- _r- _s- _t1 _u20 _v5 _w1 _x1 _y.i10818686 _z06-01-12 |
||
| 945 |
_aTK7885.7 .P37 _b2004 _cCD-ROM _g1 _i9300790321 _j0 _lmmos _nSTAFF. 61877 _o- _pEUR15.14 _q- _r- _s- _t10 _u0 _v0 _w0 _x0 _y.i10818698 _z06-01-12 |
||
| 988 | _aINTE302, TELE402 | ||
| 998 |
_a(2)m _a(2)_vill _b05-01-12 _cm _da _e- _fspa _gsp _h0 |
||