000 01994cam a2200433 4500
001 21768
003 ES-MaUEC
005 20230102104432.0
008 001103s1999 sp w 00010 spa s
020 _a8478973516
035 _aSirsi) i9788478973514
040 _aUZ.CPS
_dES-MaUEC
050 4 _aTK7885.7
_b.P37 1999
100 1 _aPardo Carpio, Fernando
_912975
_0comprobar BNE19997843002
245 1 0 _aVHDL Lenguaje para síntesis y modelado de circuitos
_cFernando Pardo Carpio, José A. Boluda Grau
260 _aMadrid
_bRA-MA
_cD.L. 1999
300 _a238 páginas
_c24 cm
_e1 CD-ROM
336 _aTexto (visual)
_btxt
_2rdacontent
337 _asin mediación
_bn
_2rdamedia
338 _avolumen
_bnc
_2rdacarrier
504 _aBibliografía
504 _aÍndice
525 0 0 _aApéndices
942 _2lcc
_cM1S
988 _aTELE402
901 _ai8478973516
650 7 _aVHDL (Lenguaje de descripción del soporte físico)
_2embne
_0comprobar BNE20022597553
_9160754
650 7 _aCircuitos integrados digitales
_xDiseño
_2embne
_9333319
_0comprobar BNE20022619435
700 1 _aBoluda Grau, José A.
_912980
_0comprobar BNE19997843114
907 _a.b10262817
_b10-11-17
_c05-01-12
998 _a(4)m
_a(4)_vill
_b05-01-12
_cm
_da
_e-
_fspa
_gsp
_h0
907 0 0 _a0011IA
945 _aTK7885.7 .P37
_b1999
_cLIBRO
_g1
_i9300468704
_j0
_lmcg
_nSTAFF. 39091 STAFF. 821698
_o-
_pEUR0.00
_q-
_r-
_s-
_t1
_u46
_v0
_w0
_x0
_y.i10360141
_z05-01-12
945 _aTK7885.7 .P37
_b1999
_cLIBRO
_g2
_i9300468849
_j0
_lmcg
_nSTAFF. 39088 STAFF. 821698
_o-
_pEUR0.00
_q-
_r-
_so
_t2
_u0
_v0
_w0
_x0
_y.i10360153
_z05-01-12
945 _aTK7885.7 .P37
_b1999
_cCD-ROM
_g1
_i9300468769
_j0
_lmmos
_nSTAFF. 39090 STAFF. 821698
_o-
_pEUR0.00
_q-
_r-
_s-
_t10
_u8
_v0
_w0
_x0
_y.i10360128
_z05-01-12
945 _aTK7885.7 .P37
_b1999
_cCD-ROM
_g2
_i9300468820
_j0
_lmmos
_nSTAFF. 39089 STAFF. 821698
_o-
_pEUR0.00
_q-
_r-
_so
_t12
_u0
_v0
_w0
_x0
_y.i1036013x
_z05-01-12
999 _c21768
_d21768