000 01519cam a2200373 4500
999 _c12163
_d12163
001 12163
003 ES-MaUEC
005 20230102103959.0
008 981001s1996 sp a w 00000 spa s
017 _aM26512-1996
035 _aSirsi) i9788448106461
040 _aUMA.EIN
_dES-MaUEC
050 4 _aTK7874
_b.L56 1996
080 _a621.38
100 1 _aLloris Ruíz, Antonio
_916193
_0comprobar BNE19900273013
245 1 0 _aDiseño lógico
_cAntonio LLoris Ruiz, Alberto Prieto Espinosa
260 _aMadrid [etc.]
_bMcGraw-Hill
_cD.L. 1996
300 _a403 páginas
_bilustraciones
_c24 cm
336 _aTexto (visual)
_btxt
_2rdacontent
337 _asin mediación
_bn
_2rdamedia
338 _avolumen
_bnc
_2rdacarrier
650 0 7 _aCircuitos lógicos
_9139135
_0LocalG
_2embne
650 7 _aCircuitos integrados
_0comprobar BNE19900974572
_2embne
_9139614
650 7 _9138689
_aMicroelectrónica
_0comprobar BNE19900963042
_2embne
700 1 _aPrieto Espinosa, Alberto
_921974
_0comprobar BNE19900288019
901 _ai8448106466
907 _a.b10148590
_b10-11-17
_c05-01-12
907 0 0 _a10IA
942 _2lcc
_cM1S
945 _aTK7874 .L56
_b1996
_g1
_i9300293165
_j0
_lmcg
_o-
_pEUR0.00
_q-
_r-
_s-
_t1
_u47
_v0
_w0
_x0
_y.i10205597
_z05-01-12
945 _aTK7874 .L56
_b1996
_g2
_i9300293100
_j0
_lmcg
_o-
_pEUR0.00
_q-
_r-
_so
_t2
_u0
_v0
_w0
_x0
_y.i10205603
_z05-01-12
988 _aING101, ING109, INFYADE101, INFYADE109, SIS101, SIS108, INF205, INF202, GINF108
998 _a(2)m
_a(2)_vill
_b05-01-12
_cm
_da
_e-
_fspa
_gsp
_h0