MARC details
| 000 -CABECERA |
| campo de control de longitud fija |
02712cam a2200397Ii 4500 |
| 001 - NÚMERO DE CONTROL |
| campo de control |
94749 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
| campo de control |
ES-MaUEC |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
| campo de control |
20230102112630.0 |
| 006 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA--CARACTERÍSTICAS DEL MATERIAL ADICIONAL |
| campo de control de longitud fija |
m o d |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL |
| campo de control de longitud fija |
cr cnu---unuuu |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
| campo de control de longitud fija |
161024s2017 sz o 001 0 eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
| Número Internacional Estándar del Libro |
3319424386 |
| Información calificativa |
(electronic bk.) |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
| Número Internacional Estándar del Libro |
9783319424385 |
| Información calificativa |
(electronic bk.) |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
| ISBN cancelado o inválido |
3319424378 |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
| ISBN cancelado o inválido |
9783319424378 |
| 035 ## - NÚMERO DE CONTROL DEL SISTEMA |
| Número de control de sistema |
(OCoLC)961116899 |
| Número de control cancelado/no válido |
(OCoLC)961207311 |
| -- |
(OCoLC)964568453 |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
| Centro catalogador/agencia de origen |
N$T |
| Centro/agencia transcriptor |
N$T |
| Centro/agencia modificador |
N$T |
| -- |
YDX |
| -- |
IDEBK |
| -- |
GW5XE |
| -- |
COO |
| -- |
UAB |
| -- |
IOG |
| -- |
ESU |
| -- |
Z5A |
| -- |
JBG |
| -- |
IAD |
| -- |
ICW |
| -- |
ICN |
| -- |
OTZ |
| -- |
OCLCQ |
| -- |
CNCGM |
| -- |
U3W |
| -- |
ES-MaUEC |
| Lengua de catalogación |
spa |
| 050 #4 - SIGNATURA TOPOGRÁFICA DE LA BIBLIOTECA DEL CONGRESO |
| Número de clasificación |
TK7895.G36 |
| Número de documento/Ítem |
D475 2017 EB |
| 245 00 - MENCIÓN DE TÍTULO |
| Título |
Designing with Xilinx FPGAs : |
| Resto del título |
using Vivado |
| Mención de responsabilidad, etc. |
Sanjay Churiwala, editor |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT |
| Producción, publicación, distribución, fabricación y copyright |
Switzerland |
| Nombre del de productor, editor, distribuidor, fabricante |
Springer |
| Fecha de producción, publicación, distribución, fabricación o copyright |
[2017] |
| 300 ## - DESCRIPCIÓN FÍSICA |
| Extensión |
1 recurso en línea (x, 260 páginas) |
| 336 ## - TIPO DE CONTENIDO |
| Término de tipo de contenido |
Texto |
| Código de tipo de contenido |
txt |
| Fuente |
rdacontent |
| 337 ## - TIPO DE MEDIO |
| Nombre/término del tipo de medio |
electrónico |
| Código del tipo de medio |
c |
| Fuente |
rdamedia |
| 338 ## - TIPO DE SOPORTE |
| Nombre/término del tipo de soporte |
recurso electrónico |
| Código del tipo de soporte |
cr |
| Fuente |
rdacarrier |
| 500 ## - NOTA GENERAL |
| Nota general |
SpringerLink |
| 504 ## - NOTA DE BIBLIOGRAFÍA, ETC. |
| Nota de bibliografía, etc. |
Incluye referencias bibliográficas |
| 505 0# - NOTA DE CONTENIDO CON FORMATO |
| Nota de contenido con formato |
State of the Art Programmable Logic -- Vivado Design Tools -- IP Flows -- Gigabit Transceivers -- Memory Controllers -- Processor Options -- Vivado IP Integrator -- SysGen for DSP -- Synthesis -- C Based Design -- Simulation -- Clocking -- Stacked Silicon Interconnect -- Timing Closure -- Power Analysis and Optimization -- System Monitor -- Hardware Debug -- Emulation Using FPGAs -- Partial Reconfiguration & Hierarchical Design. |
| 520 3# - SUMARIO, ETC. |
| Sumario, etc. |
This book helps readers to implement their designs on Xilinx® FPGAs. The authors demonstrate how to get the greatest impact from using the Vivado® Design Suite, which delivers a SoC-strength, IP-centric and system-centric, next generation development environment that has been built from the ground up to address the productivity bottlenecks in system-level integration and implementation. This book is a hands-on guide for both users who are new to FPGA designs, as well as those currently using the legacy Xilinx tool set (ISE) but are now moving to Vivado. Throughout the presentation, the authors focus on key concepts, major mechanisms for design entry, and methods to realize the most efficient implementation of the target design, with the least number of iterations. |
| 588 0# - NOTA DE FUENTE DE LA DESCRIPCIÓN |
| Nota de fuente de la descripción |
Versión impresa |
| 988 ## - NOTA LOCAL 598 |
| Nota local 598 (boletines) |
EBOOK, EBSPRINGER_2017A |
| 650 #7 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
| Fuente del encabezamiento o término |
embne |
| Término de materia o nombre geográfico como elemento de entrada |
Dispositivos FPGAs |
| 9 (RLIN) |
667973 |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA |
| Nombre de persona |
Churiwala, Sanjay, |
| Término indicativo de función/relación |
editor literario |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS |
| Identificador Uniforme del Recurso |
https://go.openathens.net/redirector/universidadeuropea.es?url=http://link.springer.com/10.1007/978-3-319-42438-5 |
| Nota pública |
Acceso a este recurso digital (usuarios Universidad Europea de Madrid) |
| 999 ## - NÚMEROS DE CONTROL DE SISTEMA (KOHA) |
| -- |
1 |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
| Fuente del sistema de clasificación o colocación |
Library of Congress Classification |
| Tipo de ítem Koha |
LIBRO-E NO PRÉSTAMO |
| 998 ## - DATOS ESTADÍSTICOS |
| Fecha de catalogación |
02/2018 |
| Tipo de materia |
E-book |
| Catalogador |
|
| Catalogado |
Sí |