MARC details
| 000 -CABECERA |
|---|
| campo de control de longitud fija |
03019nam a22003615i 4500 |
| 001 - NÚMERO DE CONTROL |
|---|
| campo de control |
394373 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| campo de control |
ES-MaUEC |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| campo de control |
20230102123124.0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
cr nn 008mamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
221108s2022 sz | s |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
|---|
| Número Internacional Estándar del Libro |
9783031183973 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES |
|---|
| Número estándar o código |
10.1007/978-3-031-18397-3 |
| Fuente del número o código |
doi |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Centro catalogador/agencia de origen |
ES-MaUEC |
| Lengua de catalogación |
spa |
| Centro/agencia transcriptor |
ES-MaUEC |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Srivastava, Pallavi |
| Término indicativo de función/relación |
autor |
| Código de función/relación |
aut |
| -- |
http://id.loc.gov/vocabulary/relators/aut |
| 245 10 - MENCIÓN DE TÍTULO |
|---|
| Título |
Completion Detection in Asynchronous Circuits |
| Resto del título |
Toward Solution of Clock-Related Design Challenges |
| Mención de responsabilidad, etc. |
by Pallavi Srivastava |
| 250 ## - MENCIÓN DE EDICIÓN |
|---|
| Mención de edición |
1st edition 2022 |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT |
|---|
| Producción, publicación, distribución, fabricación y copyright |
Cham |
| Nombre del de productor, editor, distribuidor, fabricante |
Springer International Publishing |
| Fecha de producción, publicación, distribución, fabricación o copyright |
2022 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
1 recurso en línea (XV, 119 páginas) |
| Otras características físicas |
65 ilustraciones, 51 ilustraciones a color |
| 336 ## - TIPO DE CONTENIDO |
|---|
| Término de tipo de contenido |
texto |
| Código de tipo de contenido |
txt |
| Fuente |
rdacontent |
| 337 ## - TIPO DE MEDIO |
|---|
| Nombre/término del tipo de medio |
electrónico |
| Código del tipo de medio |
c |
| Fuente |
rdamedia |
| 338 ## - TIPO DE SOPORTE |
|---|
| Nombre/término del tipo de soporte |
recurso electrónico |
| Código del tipo de soporte |
cr |
| Fuente |
rdacarrier |
| 347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL |
|---|
| Tipo de archivo |
archivo de texto |
| Formato de codificación |
PDF |
| 505 0# - NOTA DE CONTENIDO CON FORMATO |
|---|
| Nota de contenido con formato |
Introduction to asynchronous circuit design -- "Preliminary considerations for asynchronous circuit design." -- "Completion detection schemes for asynchronous design style" -- Case Studies: Barrel shifter and binary adders -- "Generic Architecture of deterministic completion detection scheme" -- Architecture optimization using deterministic completion detection" -- Simulations. |
| 520 ## - SUMARIO, ETC. |
|---|
| Sumario, etc. |
This book is intended for designers with experience in traditional (clocked) circuit design, seeking information about asynchronous circuit design, in order to determine if it would be advantageous to adopt asynchronous methodologies in their next design project. The author introduces a generic approach for implementing a deterministic completion detection scheme for asynchronous bundled data circuits that incorporates a data-dependent computational process, taking advantage of the average-case delay. The author validates the architecture using a barrel shifter, as shifting is the basic operation required by all the processors. The generic architecture proposed in this book for a deterministic completion detection scheme for bundled data circuits will facilitate researchers in considering the asynchronous design style for developing digital circuits. Analyzes circuit design techniques in the context of timing constraints; Develops a generic, deterministic completion detection scheme for asynchronous circuits using bundled data protocol; Demonstrates a single-precision, asynchronous bundled data barrel shifter to validate the completion detection scheme. |
| 988 ## - NOTA LOCAL 598 |
|---|
| Nota local 598 (boletines) |
Springer_Computer_2022 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Printed edition: |
| Número Internacional Estándar del Libro |
9783031183966 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Printed edition: |
| Número Internacional Estándar del Libro |
9783031183980 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Printed edition: |
| Número Internacional Estándar del Libro |
9783031183997 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS |
|---|
| Identificador Uniforme del Recurso |
https://go.openathens.net/redirector/universidadeuropea.es?url=https://doi.org/10.1007/978-3-031-18397-3 |
| Nota pública |
Acceso a este recurso digital (usuarios Universidad Europea de Madrid) |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
|---|
| Fuente del sistema de clasificación o colocación |
Library of Congress Classification |
| Tipo de ítem Koha |
LIBRO-E NO PRÉSTAMO |