MARC details
| 000 -CABECERA |
|---|
| campo de control de longitud fija |
02917nam a22003975i 4500 |
| 001 - NÚMERO DE CONTROL |
|---|
| campo de control |
110862 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| campo de control |
ES-MaUEC |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| campo de control |
20230102113442.0 |
| 006 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA--CARACTERÍSTICAS DEL MATERIAL ADICIONAL |
|---|
| campo de control de longitud fija |
a||||fo|||| 00| 0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
cr nn nnnaamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
181215s2019 si a o |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
|---|
| Número Internacional Estándar del Libro |
9789811087769 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES |
|---|
| Número estándar o código |
10.1007/978-981-10-8776-9 |
| Fuente del número o código |
doi |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Lengua de catalogación |
spa |
| Centro/agencia modificador |
ES-MaUEC |
| Centro/agencia transcriptor |
ES-MaUEC |
| 050 #4 - SIGNATURA TOPOGRÁFICA DE LA BIBLIOTECA DEL CONGRESO |
|---|
| Número de clasificación |
TK7895.E42 |
| Número de documento/Ítem |
2019 EB |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Taraate, Vaibbhav |
| Término indicativo de función/relación |
autor |
| 9 (RLIN) |
100582 |
| 245 10 - MENCIÓN DE TÍTULO |
|---|
| Título |
Advanced HDL Synthesis and SOC Prototyping : |
| Resto del título |
RTL Design Using Verilog |
| Mención de responsabilidad, etc. |
by Vaibbhav Taraate. |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT |
|---|
| Producción, publicación, distribución, fabricación y copyright |
Singapore |
| Nombre del de productor, editor, distribuidor, fabricante |
Imprint: Springer |
| Fecha de producción, publicación, distribución, fabricación o copyright |
2019 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
1 recurso en línea (XXI, 307 páginas) |
| Otras características físicas |
263 ilustraciones, 196 ilustraciones a color |
| 336 ## - TIPO DE CONTENIDO |
|---|
| Fuente |
rdacontent |
| Término de tipo de contenido |
Texto |
| Código de tipo de contenido |
txt |
| 337 ## - TIPO DE MEDIO |
|---|
| Fuente |
rdamedia |
| Nombre/término del tipo de medio |
electrónico |
| Código del tipo de medio |
c |
| 338 ## - TIPO DE SOPORTE |
|---|
| Fuente |
rdacarrier |
| Nombre/término del tipo de soporte |
recurso electrónico |
| Código del tipo de soporte |
cr |
| 347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL |
|---|
| Tipo de archivo |
text file |
| Formato de codificación |
PDF |
| 490 0# - MENCIÓN DE SERIE |
|---|
| Mención de serie |
Engineering (Springer-11647) |
| 505 0# - NOTA DE CONTENIDO CON FORMATO |
|---|
| Nota de contenido con formato |
Introduction -- SOC Design -- RTL Design Guidelines -- RTL Design and Verification -- Processor cores and Architecture design -- Buses and protocols in SOC designs -- DSP Algorithms and Video Processing -- ASIC and FPGA Synthesis -- Static Timing Analysis -- SOC Prototyping -- SOC Prototyping guidelines -- Design Integration and SOC synthesis -- Interconnect delays and Timing -- SOC Prototyping and debug techniques -- Testing at the board level. |
| 520 3# - SUMARIO, ETC. |
|---|
| Sumario, etc. |
This book describes RTL design using Verilog, synthesis and timing closure for System On Chip (SOC) design blocks. It covers the complex RTL design scenarios and challenges for SOC designs and provides practical information on performance improvements in SOC, as well as Application Specific Integrated Circuit (ASIC) designs. Prototyping using modern high density Field Programmable Gate Arrays (FPGAs) is discussed in this book with the practical examples and case studies. The book discusses SOC design, performance improvement techniques, testing and system level verification, while also describing the modern Intel FPGA/XILINX FPGA architectures and their use in SOC prototyping. Further, the book covers the Synopsys Design Compiler (DC) and Prime Time (PT) commands, and how they can be used to optimize complex ASIC/SOC designs. The contents of this book will be useful to students and professionals alike. |
| 650 #7 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
|---|
| Fuente del encabezamiento o término |
embne |
| Término de materia o nombre geográfico como elemento de entrada |
Circuitos integrados |
| 9 (RLIN) |
139614 |
| 650 #7 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
|---|
| Fuente del encabezamiento o término |
embne |
| 9 (RLIN) |
668846 |
| Término de materia o nombre geográfico como elemento de entrada |
VERILOG (Lenguaje de descripción del soporte físico) |
| 710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA |
|---|
| Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada |
SpringerLink (Online service) |
| 9 (RLIN) |
106996 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Printed edition: |
| Número Internacional Estándar del Libro |
9789811087752 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Printed edition: |
| Número Internacional Estándar del Libro |
9789811087776 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS |
|---|
| Identificador Uniforme del Recurso |
https://go.openathens.net/redirector/universidadeuropea.es?url=https://doi.org/10.1007/978-981-10-8776-9 |
| Nota pública |
Acceso a este recurso digital (usuarios Universidad Europea de Madrid) |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
|---|
| Fuente del sistema de clasificación o colocación |
Library of Congress Classification |
| Tipo de ítem Koha |
LIBRO-E NO PRÉSTAMO |
| 988 ## - NOTA LOCAL 598 |
|---|
| Nota local 598 |
Primersemestre_2019_Engineering |
| 998 ## - FONDO MILLENIUM |
|---|
| Biblioteca |
SI |
| Tipo de registro |
m |
| Tipo de materia |
z |
| Idioma |
eng |
| País |
gw |
| h |
0 |
| Fecha creación |
10/2019 |
| e |
k |
| Catalogado |
Sí |