MARC details
| 000 -CABECERA |
|---|
| campo de control de longitud fija |
04574nam a22004095i 4500 |
| 001 - NÚMERO DE CONTROL |
|---|
| campo de control |
103833 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| campo de control |
DE-He213 |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| campo de control |
20230102113148.0 |
| 006 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA--CARACTERÍSTICAS DEL MATERIAL ADICIONAL |
|---|
| campo de control de longitud fija |
a||||fo|||| 00| 0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
cr nn 008mamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
141107s2015 xxu| s |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
|---|
| Número Internacional Estándar del Libro |
9781461408215 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES |
|---|
| Número estándar o código |
10.1007/978-1-4614-0821-5 |
| Fuente del número o código |
doi |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Lengua de catalogación |
spa |
| Centro/agencia modificador |
ES-MaUEC |
| 050 #4 - SIGNATURA TOPOGRÁFICA DE LA BIBLIOTECA DEL CONGRESO |
|---|
| Número de clasificación |
TK7874.53 |
| Número de documento/Ítem |
2015 EB |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Moiseev, Konstantin. |
| Término indicativo de función/relación |
autor. |
| Código de función/relación |
aut |
| -- |
http://id.loc.gov/vocabulary/relators/aut |
| Enlace |
<a href="http://viaf.org/viaf/57767094/">http://viaf.org/viaf/57767094/</a> |
| 245 10 - MENCIÓN DE TÍTULO |
|---|
| Título |
Multi-Net Optimization of VLSI Interconnect |
| Mención de responsabilidad, etc. |
by Konstantin Moiseev, Avinoam Kolodny, Shmuel Wimer. |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT |
|---|
| Producción, publicación, distribución, fabricación y copyright |
New York, NY |
| Nombre del de productor, editor, distribuidor, fabricante |
Springer International Publishing |
| Fecha de producción, publicación, distribución, fabricación o copyright |
2015 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
1 recurso en línea (XVI, 233 páginas 124 ilustraciones, 44 ilustraciones a color.) |
| 336 ## - TIPO DE CONTENIDO |
|---|
| Fuente |
rdacontent |
| Término de tipo de contenido |
Texto (visual) |
| Código de tipo de contenido |
txt |
| 337 ## - TIPO DE MEDIO |
|---|
| Fuente |
rdamedia |
| Nombre/término del tipo de medio |
electrónico |
| Código del tipo de medio |
c |
| 338 ## - TIPO DE SOPORTE |
|---|
| Fuente |
rdacarrier |
| Nombre/término del tipo de soporte |
recurso electrónico |
| Código del tipo de soporte |
cr |
| 490 0# - MENCIÓN DE SERIE |
|---|
| Mención de serie |
Engineering (Springer-11647) |
| 505 0# - NOTA DE CONTENIDO CON FORMATO |
|---|
| Nota de contenido con formato |
An Overview of the VLSI Interconnect Problem -- Interconnect Aspects in Design Methodology and EDA Tools -- Scaling Dependent Electrical Modeling of Interconnects -- Net-by-Net Wire Optimization -- Multi-Net Sizing and Spacing of Bundle Wires -- Multi-net Sizing and Spacing in General Layouts -- Interconnect Optimization by Net Ordering -- Layout Migration -- Future Directions in Interconnect Optimization. |
| 520 3# - SUMARIO, ETC. |
|---|
| Sumario, etc. |
This book covers layout design and layout migration methodologies for optimizing multi-net wire structures in advanced VLSI interconnects. Scaling-dependent models for interconnect power, interconnect delay and crosstalk noise are covered in depth, and several design optimization problems are addressed, such as minimization of interconnect power under delay constraints, or design for minimal delay in wire bundles within a given routing area. A handy reference or a guide for design methodologies and layout automation techniques, this book provides a foundation for physical design challenges of interconnect in advanced integrated circuits. • Describes the evolution of interconnect scaling and provides new techniques for layout migration and optimization, focusing on multi-net optimization; • Presents research results that provide a level of design optimization which does not exist in commercially-available design automation software tools; • Includes mathematical properties and conditions for optimality of layout, describes and analyses algorithmic solutions, and supplements analysis with examples taken from state-of-the-art chips. This book addresses an intriguing engineering challenge, namely the design of an enormous maze of wires, which run in about a dozen metal layers above billions of transistors in a modern processor. The physical insight, mathematical rigor and methodological approach described in the book, are essential for engineers and computer architects, as they develop new systems of ever-increasing complexity and migrate them to new generations of device technologies. The Authors of this book didn't only develop the academic methodologies, but actually developed CAD tools, and implemented their tools and methodologies to design VLSI chips. I had the privilege to work with them. --Mooly Eden, Senior Vice President, Intel Corporation; President, Intel Israel The speed, power, area, and reliability of high performance integrated circuits are determined by the on-chip interconnect. With the publication of this book, an important niche has been filled; that is local and global on-chip interconnect optimization. This book provides a theoretical basis for the practical design of the key issue in modern integrated circuits, the on-chip interconnect. --Eby G. Friedman, Distinguished Professor, University of Rochester. |
| 988 ## - NOTA LOCAL 598 |
|---|
| Nota local 598 (boletines) |
EBSPRINGER_2018 |
| 650 #7 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento de entrada |
Circuitos integrados |
| Fuente del encabezamiento o término |
embne |
| 9 (RLIN) |
139614 |
| 650 #7 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
|---|
| 9 (RLIN) |
668336 |
| Término de materia o nombre geográfico como elemento de entrada |
Interconexión de redes (Telecomunicaciones) |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Kolodny, Avinoam. |
| Término indicativo de función/relación |
autor. |
| Código de función/relación |
aut |
| -- |
http://id.loc.gov/vocabulary/relators/aut |
| Enlace |
<a href="http://viaf.org/viaf/32149841966302841981/">http://viaf.org/viaf/32149841966302841981/</a> |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Wimer, Shmuel. |
| Término indicativo de función/relación |
autor. |
| Código de función/relación |
aut |
| -- |
http://id.loc.gov/vocabulary/relators/aut |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Edición impresa: |
| Número Internacional Estándar del Libro |
9781461408222 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Edición impresa: |
| Número Internacional Estándar del Libro |
9781461408208 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL |
|---|
| Información de relación/Frase instructiva de referencia |
Edición impresa: |
| Número Internacional Estándar del Libro |
9781493942626 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS |
|---|
| Identificador Uniforme del Recurso |
https://go.openathens.net/redirector/universidadeuropea.es?url=https://doi.org/10.1007/978-1-4614-0821-5 |
| Nota pública |
Acceso a este recurso digital (usuarios Universidad Europea de Madrid) |
| 999 ## - NÚMEROS DE CONTROL DE SISTEMA (KOHA) |
|---|
| -- |
1 |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
|---|
| Fuente del sistema de clasificación o colocación |
Library of Congress Classification |
| Tipo de ítem Koha |
LIBRO-E NO PRÉSTAMO |
| 998 ## - DATOS ESTADÍSTICOS |
|---|
| Fecha de catalogación |
04/2019 |
| Tipo de materia |
E-book |
| Catalogador |
Irene González |
| Catalogado |
Sí |